日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1998年 4月 3日


出 願 番 号 Application Number:

平成10年特許顯第091844号

出 願 人 Applicant (s):

ソニー株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT



1999年 2月26日

特許庁長官 Commissioner, Patent Office 保佑山建門

特平10-091844

【書類名】

特許願

【整理番号】

9800022505

【提出日】

平成10年 4月 3日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 15/00

【発明の名称】

グラフィック演算装置およびその方法

【請求項の数】

21

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

黒瀬 悦和

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100094053

【弁理士】

【氏名又は名称】

佐藤 隆久

【手数料の表示】

【予納台帳番号】

014890

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9707389

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 グラフィック演算装置およびその方法

【特許請求の範囲】

【請求項1】

ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置において、

同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の 内側に位置するか否かを判断する画素位置判断手段と、

前記画素位置判断手段の判断結果に基づいて、前記同時に処理を行なおうとする複数の画素のうち、前記処理対象となっている単位図形の内側に位置する画素 についての演算のみを実行する演算手段と

を有するグラフィック演算装置。

【請求項2】

前記演算手段は、前記同時に処理を行なおうとする画素に対応する数の演算サ ブブロックをそれぞれ備えた直列に接続された複数の演算ブロックを有し、

前記複数の演算ブロックでパイプライン処理を実行する

請求項1に記載のグラフィック演算装置。

【請求項3】

前記画素位置判断手段は、

前記演算手段にて処理されるデータに、前記判断の結果を示す有効性指示データを付加し、

前記演算手段は、前記有効性指示データに基づいて、当該有効性指示データに 対応したデータを用いた演算処理を行なうか否かを決定する

請求項1に記載のグラフィック演算装置。

【請求項4】

前記演算手段は、ディスプレイに表示する画素のR(赤), G(緑), B(青)データについて演算を行なう

請求項1に記載のグラフィック演算装置。

【請求項5】

前記演算手段は、同次座標 (s, t) および同次項 g を用いた、テクスチャデータの読み出しのための演算を行なう

請求項1に記載のグラフィック演算装置。

【請求項6】

ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置において、

前記単位図形に張り合わせるイメージデータであるテクスチャデータを記憶する記憶手段と、

前記同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図 形の内側に位置するか否かを判断し、前記内側に位置する場合に有効を示す有効 性指示データを生成する画素位置判断手段と、

前記単位図形の頂点について、3次元座標(x,y,z)、R(赤),G(緑),B(青)データ、同次座標(s,t)および同次項qを含むポリゴンレンダリングデータを補間して、前記単位図形内に位置する画素の補間データを生成する補間データ生成手段と、

前記同時に処理を行なおうとする複数の画素のうち、前記有効性指示データが 有効を示す画素の前記補間データに含まれる同次座標(s, t)および同次項 q を用いて、前記記憶手段からテクスチャデータを読み出すテクスチャ処理手段と

を有する

グラフィック演算装置。

【請求項7】

前記記憶手段は、さらにzデータと、ディスプレイに出力する表示データとを 記憶し、

前記zデータを用いて、前記記憶手段から読み出したテクスチャデータが、記憶手段に既に記憶されている表示データよりも、視点側にあるか否かを判断し、

視点側にある場合には、前記記憶手段に記憶されているzデータおよび表示データを更新する記憶制御手段

をさらに有する

請求項6に記載のグラフィック演算装置。

【請求項8】

前記記憶制御手段は、前記読み出したテクスチャデータと、前記記憶手段に既 に記憶されている表示データとを所定の混合比率で混合した表示データを生成し 、当該混合した前記表示データで、前記記憶手段に既に記憶されている表示デー タを更新する

請求項7に記載のグラフィック演算装置。

【請求項9】

前記記憶制御手段は、

複数の画素のデータについて、前記記憶手段へのアクセスを同時に行なうよう に制御する

請求項6に記載のグラフィック演算装置。

【請求項10】

前記記憶手段は、DRAMである

請求項6に記載のグラフィック演算装置。

【請求項11】

前記単位図形は、三角形である

請求項6に記載のグラフィック演算装置。

【請求項12】

ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置において、

前記単位図形の頂点について、3次元座標(x,y,z)、R(赤),G(緑),B(青)データ、同次座標(s,t)および同次項qを含むポリゴンレンダリングデータを生成するポリゴンレンダリングデータ生成装置と、

前記ポリゴンレンダリングデータを用いてレンダリング処理を行なうレンダリング装置と、

前記ポリゴンレンダリングデータ生成装置とレンダリング装置とを接続するバスと

を有し、

前記レンダリング装置は、

前記単位図形に張り合わせるイメージデータであるテクスチャデータを記憶する記憶手段と、

前記同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図 形の内側に位置するか否かを判断し、前記内側に位置する場合に有効を示す有効 性指示データを生成する画素位置判断手段と、

前記単位図形の頂点のポリゴンレンダリングデータを補間して、前記単位図形内に位置する画素の補間データを生成する補間データ生成手段と、

前記同時に処理を行なおうとする複数の画素のうち、前記有効性指示データが 有効を示す画素の前記補間データに含まれる同次座標(s,t)および同次項 q を用いて、前記記憶手段からテクスチャデータを読み出すテクスチャ処理手段と を有する

グラフィック演算装置。

【請求項13】

前記記憶手段は、さらにzデータと、ディスプレイに出力する表示データとを 記憶し、

前記ェデータを用いて、前記記憶手段から読み出したテクスチャデータが、記憶手段に既に記憶されている表示データよりも、視点側にあるか否かを判断し、 視点側にある場合には、前記記憶手段に記憶されているェデータおよび表示データを更新する記憶制御手段

をさらに有する

請求項12に記載のグラフィック演算装置。

【請求項14】

前記記憶制御手段は、前記読み出したテクスチャデータと、前記記憶手段に既

に記憶されている表示データとを所定の混合比率で混合した表示データを生成し、 ・ 当該混合した前記表示データで、前記記憶手段に既に記憶されている表示データを タを更新する

請求項13に記載のグラフィック演算装置。

【請求項15】

前記記憶制御手段は、

複数の画素のデータについて、前記記憶手段へのアクセスを同時に行なうよう に制御する

請求項12に記載のグラフィック演算装置。

【請求項16】

前記記憶手段は、DRAMである

請求項12に記載のグラフィック演算装置。

【請求項17】

前記単位図形は、三角形である

請求項12に記載のグラフィック演算装置。

【請求項18】

ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算方法において、

同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の 内側に位置するか否かを判断し、

前記判断の結果に基づいて、前記同時に処理を行なおうとする複数の画素のうち、前記処理対象となっている単位図形の内側に位置する画素についての演算の みを実行する

グラフィック演算方法。

【請求項19】

前記演算は、ディスプレイに表示する画素のR(赤), G(緑), B(青)データについての演算である

請求項18に記載のグラフィック演算方法。

【請求項20】

前記演算は、同次座標 (s, t) および同次項 q を用いた、テクスチャデータ の読み出しのための演算である

請求項18に記載のグラフィック演算方法。

【請求項21】

ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算方法において、

前記単位図形の頂点について、3次元座標(x,y,z)、R(赤),G(緑),B(青)データ、同次座標(s,t)および同次項qを含むポリゴンレンダリングデータを生成し、

前記同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図 形の内側に位置するか否かを判断し、前記内側に位置する場合に有効を示す有効 性指示データを生成し、

前記単位図形の頂点のポリゴンレンダリングデータを補間して、前記単位図形内に位置する画素の補間データを生成し、

前記同時に処理を行なおうとする複数の画素のうち、前記有効性指示データが 有効を示す画素の前記補間データに含まれる同次座標(s, t)および同次項 q を用いて、前記記憶手段から、前記単位図形に張り合わせるイメージデータであ るテクスチャデータを読み出す

グラフィック演算方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本発明は、高速演算を実現できるグラフィック演算装置およびその方法に関する。

[0002]

【従来の技術】

種々のCAD(Computer Aided Design)システムや、アミューズメント装置などにおいて、コンピュータグラフィックスがしばしば用いられている。特に、近年の画像処理技術の進展に伴い、3次元コンピュータグラフィックスを用いたシステムが急速に普及している。

このような3次元コンピュータグラフィックスでは、各画素(ピクセル)に対応する色を決定するときに、各画素の色の値を計算し、この計算した色の値を、 当該画素に対応するディスプレイバッファ(フレームバッファ)のアドレスに書き込むレンダリング(Rendering) 処理を行う。

レンダリング処理の手法の一つに、ポリゴン (Polygon)レンダリングがある。 この手法では、立体モデルを三角形の単位図形 (ポリゴン)の組み合わせで表現 し、このポリゴンを単位として処理を行い、描画することで、表示画面の色を決 定する。

[0003]

ポリゴンレンダリングでは、物理座標系における三角形の各頂点についての、 座標(x, y, z)と、色データ(R, G, B, α)と、張り合わせのイメージ パターンを示すテクスチャデータの同次座標(s, t)および同次項qの値とを 入力とし、これらの値を三角形の内部で補間する処理が行われる。

ここで、同次項 q は、簡単にいうと、拡大縮小率のようなもので、実際のテクスチャバッファのU V座標系における座標、すなわち、テクスチャ座標データ(u, v) は、同次座標(s, t) を同次項 q で除算した「s / q」および「t / q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じたものとなる。

このような3次元コンピュータグラフィックシステムでは、例えば、ディスプレイバッファ(フレームバッファ)に描画を行う際に、画素毎に、テクスチャ座標データ(u, v)を用いてテクスチャバファからテクスチャデータを読み出し、この読み出したテクスチャデータを、立体モデルの表面に三角形を単位として張り付けるテクスチャマッピング処理を行う。

なお、立体モデルでのテクスチャマッピングでは、各画素毎に、張り付けを行なうテクスチャデータが示す画像の拡大縮小率が変化する。

[0004]

ところで、このような3次元コンピュータグラフィックシステムでは、例えば 、所定の矩形内の8画素についての処理を並行して(同時に)行う場合がある。

また、前述したような三角形を単位図形としたポリゴンレンダリングでは、張 り付けを行うテクスチャデータの縮小率などは、三角形を単位として決定される

従って、並行して処理を行った8画素分の演算結果のうち、対象となる三角形の外部に位置する画素についての演算結果は無効になる。

具体的には、図6に示すように、三角形30について所定の演算を行って縮小率を決定し、当該縮小率に応じたテクスチャデータを用いてテクスチャマッピング処理を行っている場合を考える。

ここで、矩形31,32,33は、それぞれ並行して処理される8(2×4) 画素が配置された領域であり、ポリゴンレンダリング処理において、各矩形内に 属する8画素については同じテクスチャデータが用いられる。

図6に示す場合には、矩形32に属する8画素は全て三角形30内に位置するため、8画素の演算結果は全て有効「1」である。これに対して、矩形31,33にそれぞれ属する8画素は、3画素は三角形30内に位置するが、5画素は三角形30の外に位置する。従って、8画素の演算結果のうち、3画素の演算結果は有効であるが、5画素の演算結果は無効となる。

従来では、矩形内に位置する8画素の全てについて、ポリゴンレンダリング処理を無条件に行っていた。

[0005]

【発明が解決しようとする課題】

しかしながら、上述したように、三角形を単位図形としたポリゴンレンダリング処理を行なう場合に、矩形内に位置する複数の画素の全てについての処理を、対象となっている三角形の内部に位置するか否かとは無関係に実行すると、膨大な数の無効な演算を行うことになり、消費電力に大きな影響を及ぼす。

特に、近年、3次元コンピュータグラフィックシステムの動作クロック周波数 は非常に高くなっているため、消費電力の低下が大きな課題になっている。

[0006]

本発明は上述した従来技術の問題点に鑑みてなされ、消費電力の大幅な低下を図れるグラフィック演算装置およびその方法を提供することを目的とする。

[0007]

【課題を解決するための手段】

上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の第1の観点のグラフィック演算装置は、ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置であって、同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の内側に位置するか否かを判断する画素位置判断手段と、前記画素位置判断手段の判断結果に基づいて、前記同時に処理を行なおうとする複数の画素のうち、前記処理対象となっている単位図形の内側に位置する画素についての演算のみを実行する。

[0008]

本発明の第1の観点のグラフィック演算装置では、先ず、画像位置判断手段に おいて、同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位 図形の内側に位置するか否かが判断される。

そして、演算手段では、前記画像位置判断手段の判断結果に基づいて、前記同時に処理を行なおうとする複数の画素のうち、前記処理対象となっている単位図形の内側に位置する画素についての演算が実行される。

一方、演算手段では、当該単位図形の外側に位置する画素についての演算は実 行されない。

[0009]

また、本発明の第2の観点のグラフィック演算装置は、ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素に

ついての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置であって、前記単位図形に張り合わせるイメージデータであるテクスチャデータを記憶する記憶手段と、前記同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の内側に位置するか否かを判断し、前記内側に位置する場合に有効を示す有効性指示データを生成する画素位置判断手段と、前記単位図形の頂点について、3次元座標(x,y,z)、R(赤),G(緑),B(青)データ、同次座標(s,t)および同次項 qを含むポリゴンレンダリングデータを補間して、前記単位図形内に位置する画素の補間データを生成する補間データを成手段と、前記同時に処理を行なおうとする複数の画素のうち、前記有効性指示データが有効を示す画素の前記補間データに含まれる同次座標(s,t)および同次項 qを用いて、前記記憶手段からテクスチャデータを読み出すテクスチャ処理手段とを有する。

[0010]

また、本発明の第3の観点のグラフィック演算装置は、ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置であって、前記単位図形の頂点について、3次元座標(x,y,z)、R(赤),G(緑),B(青)データ、同次座標(s,t)および同次項 qを含むポリゴンレンダリングデータを生成するポリゴンレンダリングデータ生成装置と、前記ポリゴンレンダリングデータを用いてレンダリングが乗を行なうレンダリング装置と、前記ポリゴンレンダリングデータを財ングを開いてレンダリングを選とを接続するバスとを有する。

ここで、前記レンダリング装置は、前記単位図形に張り合わせるイメージデータであるテクスチャデータを記憶する記憶手段と、前記同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の内側に位置するか否かを判断し、前記内側に位置する場合に有効を示す有効性指示データを生成する画素位置判断手段と、前記単位図形の頂点のポリゴンレンダリングデータを補間して、前記単位図形内に位置する画素の補間データを生成する補間データ生成手段と、

前記同時に処理を行なおうとする複数の画素のうち、前記有効性指示データが有効を示す画素の前記補間データに含まれる同次座標(s,t)および同次項 qを用いて、前記記憶手段からテクスチャデータを読み出すテクスチャ処理手段とを有する。

[0011]

また、本発明の第1の観点のグラフィック演算方法は、ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算方法であって、同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の内側に位置するか否かを判断し、前記判断の結果に基づいて、前記同時に処理を行なおうとする複数の画素のうち、前記処理対象となっている単位図形の内側に位置する画素についての演算のみを実行し、当該単位図形の外側に位置する画素についての演算を実行しない。

ここで、前記演算は、好適には、ディスプレイに表示する画素のR(赤), G (緑), B(青)データについての演算、あるいは、同次座標(s, t)および同次項 g を用いた、テクスチャデータの読み出しのための演算である。

[0012]

さらに、本発明の第2の観点のグラフィック演算方法は、ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算方法であって、前記単位図形の頂点について、3次元座標(x,y,z)、R(赤),G(緑),B(青)データ、同次座標(s,t)および同次項 qを含むポリゴンレンダリングデータを生成し、前記同時に処理を行なおうとする複数の画素のそれぞれについて、前記単位図形の内側に位置するか否かを判断し、前記内側に位置する場合に有効を示す有効性指示データを生成し、前記単位図形の頂点のポリゴンレンダリングデータを補間して、前記単位図形内に位置する画素の補間データを生成し、前記同時に処理を行なおうとする複数の画素のうち、前記有効

性指示データが有効を示す画素の前記補間データに含まれる同次座標(s,t) および同次項 q を用いて、前記記憶手段から、前記単位図形に張り合わせるイメージデータであるテクスチャデータを読み出す。

[0013]

【発明の実施の形態】

以下、本実施形態においては、家庭用ゲーム機などに適用される、任意の3次元物体モデルに対する所望の3次元画像をCRT(Cathode Ray Tube)などのディスプレイ上に高速に表示する3次元コンピュータグラフィックシステムについて説明する。

図1は、本実施形態の3次元コンピュータグラフィックシステム1のシステム 構成図である。

3次元コンピュータグラフィックシステム1は、立体モデルを単位図形である 三角形(ポリゴン)の張り合わせとして表現し、このポリゴンを描画することで 表示画面の各画素の色を決定し、ディスプレイに表示するポリゴンレンダリング 処理を行うシステムである。

また、3次元コンピュータグラフィックシステム1では、平面上の位置を表現する(x,y)座標の他に、奥行きを表すz座標を用いて3次元物体を表し、この(x,y,z)の3つの座標で3次元空間の任意の一点を特定する。

[0014]

図1に示すように、3次元コンピュータグラフィックシステム1は、メインメモリ2、I/Oインタフェース回路3、メインプロセッサ4およびレンダリング回路5が、メインバス6を介して接続されている。

以下、各構成要素の機能について説明する。

メインプロセッサ4は、例えば、ゲームの進行状況などに応じて、メインメモリ2から必要なグラフィックデータを読み出し、このグラフィックデータに対してクリッピング(Clipping)処理、ライティング(Lighting)処理およびジオメトリ(Geometry)処理などを行い、ポリゴンレンダリングデータを生成する。メインプロセッサ4は、ポリゴンレンダリングデータS4を、メインバス6を介してレンダリング回路5に出力する。

I/Oインタフェース回路3は、必要に応じて、外部からポリゴンレンダリングデータを入力し、これをメインバス6を介してレンダリング回路5に出力する

[0015]

ここで、(x, y, z)データは、ポリンゴの頂点の3次元座標を示し、(R, B)データは、それそれ当該3次元座標における赤、緑、青の輝度値を示している。

データαは、これから描画する画素と、ディスプレイバッファ21に既に記憶されている画素とのR, G, Bデータのブレンド(混合)係数を示している。

(s, t, q) データのうち、(s, t) は、対応するテクスチャの同次座標を示しており、qは同次項を示している。ここで、 $\lceil s/q \rfloor$ および $\lceil t/q \rfloor$ に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じてテクスチャ座標データ(u, v) が得られる。テクスチャバッファ20に記憶されたテクスチャデータへのアクセスは、テクスチャ座標データ(u, v) を用いて行われる

すなわち、ポリゴンレンダリングデータは、三角形の各頂点の物理座標値と、 それぞれの頂点の色とテクスチャデータの同次座標および同次項を示している。

[0016]

以下、レンダリング回路5について詳細に説明する。

図1に示すように、レンダリング回路5は、DDA(Digital Differential An arizer) セットアップ回路10、トライアングルDDA回路11、テクスチャエンジン回路12、メモリI/F回路13、CRTコントローラ回路14、RAM DAC回路15、DRAM16およびSRAM17を有する。

DRAM16は、テクスチャバッファ20、ディスプレイバッファ21、zバッファ22およびテクスチャCLUTバッファ23として機能する。

[0017]

DDAセットアップ回路10

DDAセットアップ回路10は、後段のトライアングルDDA回路11において物理座標系上の三角形の各頂点の値を線形補間して三角形の内部の各画素の色と深さ情報を求めるのに先立ち、ポリゴンレンダリングデータS4が示す(z, R, G, B, α, s, t, q)データについて、三角形の辺と水平方向の差分を求めるセットアップ演算を行う。

このセットアップ演算は、具体的には、開始点の値と終点の値と、開始点と終 点との距離を用いて、単位長さ移動した場合における、求めようとしている値の 変分を算出する。

[0018]

また、DDAセットアップ回路10は、並行して処理を行う8画素のそれぞれについて、処理対象となる三角形の内部に位置するか否かを示す1ビットの有効指示データ v a 1 を決定する。具体的には、有効指示データ v a 1 は、三角形の内部に位置する画素について「1」とし、三角形の外部に位置する画素について「0」とする。

DDAセットアップ回路10は、算出した変分データS10と、各画素の有効 指示データvalとをトライアングルDDA回路11に出力する。

[0019]

トライアングルDDA回路11

トライアングルDDA回路11は、各画素の(x, y)データと、当該(x, y)座標の画素についての(z, R, G, B, α , s, t, q, v a 1)データとを、DDAデータ(補間データ)S 1 1 としてテクスチャエンジン回路1 2 に出力する。

本実施形態では、トライアングルDDA回路11は、並行して処理を行う矩形内に位置する8画素分のDDAデータS11を単位としてテクスチャエンジン回路12に出力する。

[0020]

ここで、DDAデータS11の(z, R, G, B, α , s, t, q, val) データは、図2に示すように、161ビットのデータである。

具体的には、R, G, B, α データがそれぞれ 8 ビットであり、 z, s, t, q データがそれぞれ 3 2 ビットであり、 v a 1 データが 1 ビットである。

すなわち、トライアングルDDA回路11は、8画素分の(x, y)データと、va1データ $S220_1 \sim S220_8$ と、被演算データ $S221_1 \sim S221_8$ とを単位としたDDAデータS11をテクスチャエンジン回路12に出力する

[0021]

テクスチャエンジン回路12およびメモリI/F回路13

ここで、演算ブロック200, 201, 202, 204, 205は、それぞれ 8個の演算サブブロックを内蔵しており、8画素分の演算処理を並行して行う。

ここで、テクスチャエンジン回路12が演算ブロック200, 201, 202 を内蔵し、メモリI/F回路13が演算ブロック204, 205を内蔵している

[0022]

[演算ブロック200]

演算ブロック200は、DDAデータS11が示す(s, t, q)データを用

いて、sデータをqデータで除算する演算と、tデータをqデータで除算する演算とを行う。

演算ブロック200は、図3に示すように、8個の演算サブブロック200 $_1$ \sim 200 $_8$ を内蔵する。

ここで、演算サブブロック 200_1 は被演算データ S 2 21_1 および v a 1 データ S 2 20_1 を入力し、 v a 1 データ S 2 20_1 が「1」、すなわち有効であることを示す場合には、「s / q」および「t / q」を算出し、これを除算結果 S 2 0 0 1 として演算ブロック 2 0 1 の演算サブブロック 2 0 1 1 に出力する。

[0023]

また、演算サブブロック 200_1 は、va1データ $S2220_1$ が「0」、すなわち無効であることを示す場合には、演算は行わず、除算結果 $S200_1$ を出力しないか、あるいは、所定の仮値を示す除算結果 $S200_1$ を演算ブロック 201_1 に出力する。

なお、演算サブブロック $200_2\sim 200_3$ も、それぞれ対応する画素について、演算サブブロック 200_1 と同じ演算を行い、それぞれ除算結果 $S200_2\sim S200_8$ および v a 1 データ $S220_2\sim S220_8$ を後段の演算ブロック 2010 の演算サブブロック $201_2\sim 201_8$ にそれぞれ出力する。

[0024]

図4は、演算サブブロック2001 の内部構成図である。

なお、図3に示す、全ての演算サブブロックは、基本的に、図4に示す構成を している。

図4に示すように、演算サブブロック200 $_1$ は、クロックイネーブラ210 $_1$ 、データ用フリップフロップ222、プロセッサエレメント223およびフラグ用フリップフロップ224を有する。

クロックイネーブラ210 $_1$ は、システムクロック信号S225を基準としたタイミングでva1データS220 $_1$ を入力し、va1データS220 $_1$ のレベルを検出する。そして、クロックイネーブラ210 $_1$ は、va1データS220 $_1$ が、「1」である場合には、例えば、クロック信号S210 $_1$ にパルス発生させ、「0」である場合には、クロック信号S210 $_1$ にパルス発生させない。

[0025]

プロセッサエレメント 2 2 3 は、入力した被演算データ 5 2 2 1 1 を用いて前述した除算を行い、除算結果 5 2 0 0 1 を演算サブブロック 2 0 1 1 のデータ用フリップフロップ 2 2 2 に出力する。

なお、システムクロック信号S225は、図3に示す全ての演算サブブロック $200_1 \sim 200_8$, $201_1 \sim 201_8$, $202_1 \sim 202_8$, $204_1 \sim 204_8$ のクロックイネーブラおよびフラグ用フリップフロップ224に供給される。

すなわち、演算サブブロック $200_1\sim200_8$, $201_1\sim201_8$, $202_1\sim202_8$, $204_1\sim204_8$ における処理は同期して行われ、同一の演算プロックに内蔵された 8 個の演算サブブロックは並行して処理を行う。

[0026]

[演算ブロック201]

演算ブロック201は、演算サブブロック $201_1\sim 201_8$ を有し、演算ブロック200から入力した除算結果 $S200_1\sim S200_8$ が示す「s/q」および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗じて、テクスチャ座標データ(u, v)を生成する。

演算サブブロック $201_1 \sim 201_8$ は、それぞれクロックイネーブラ $211_1 \sim 211_8$ が va1 データ $S220_1 \sim S220_8$ のレベルを検出し、当該レベルが「1」の場合にのみ演算を行い、それぞれ演算結果であるテクスチャ座標データ $S201_1 \sim S201_8$ を、演算ブロック 202 の演算サブブロック $202_1 \sim 202_8$ に出力する。

[0027]

[演算ブロック202]

なお、テクスチャバッファ20には、MIPMAP(複数解像度テクスチャ)などの複数の縮小率に対応したテクスチャデータが記憶されている。ここで、何れの縮小率のテクスチャデータを用いるかは、所定のアルゴリズムを用いて、前記三角形を単位として決定される。

また、SRAM17には、テクスチャバッファ20に記憶されているテクスチャデータのコピーが記憶されている。

演算サブブロック $202_1 \sim 202_8$ は、それぞれクロックイネーブラ $212_1 \sim 212_8$ が v a 1 データ S $220_1 \sim S$ 220_8 のレベルを検出し、当該レベルが「1」の場合にのみ読み出し処理を行い、それぞれ読み出した(R,G,) データ S 17 を、(R,G,B. a) データ S $202_1 \sim S$ 202_8 として、それぞれ演算ブロック 203 の演算サブブロック $203_1 \sim 203_8$ に出力する

[0028]

なお、テクスチャエンジン回路12は、フルカラー方式の場合には、テクスチャバッファ20から読み出した(R, G, B, α)データを直接用いる。一方、テクスチャエンジン回路12は、インデックスカラー方式の場合には、予め作成したカラールックアップテーブル(CLUT)をテクスチャCLUTバッファ23から読み出して、内蔵するSRAMに転送および記憶し、このカラールックアップテーブルを用いて、テクスチャバッファ20から読み出したカラーインデックスに対応する(R, G, B) データを得る。

[0029]

〔演算ブロック203〕

演算ブロック 2 0 3 は、演算サブブロック 2 0 3 $_1$ ~ 2 0 3 $_8$ を有し、演算ブロック 2 0 2 から入力したテクスチャデータである(R, G, B. α)データ S 2 0 2 $_1$ ~ S 2 0 2 $_8$ と、トライアングルDDA回路 1 1 からのDDAデータ S 1 1 に含まれる(R, G, B)データとを、(R, G, B. α)データ S 2 0 2 $_1$ ~ S 2 0 2 $_8$ に含まれる α データ(テクスチャ α)が示す割合で混合し、(R, G, B)混合データを生成する。

そして、演算ブロック 2 0 3 は、生成された(R, G, B) 混合データと、対応する DD A データ S 1 1 に含まれる α データとを含む(R, G, B, α)データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ を、演算ブロック 2 0 4 に出力する。

[0030]

[演算ブロック204]

演算ブロック 2 0 4 は、演算サブブロック 2 0 4 $_1$ ~ 2 0 4 $_8$ を有し、入力した (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ について、z バッファ 2 2 に記憶された z データの内容を用いて、z 比較を行い、 (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ によって描画する画像が、前回、ディスプレイバッファ 2 1 に描画した値よりも手前(視点側)に位置する場合には、z バッファ 2 2 を更新すると共に、 (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ を、 (R,G,B,α) データ S 2 0 3 $_1$ ~ S 2 0 3 $_8$ を、 (R,G,B,α) データ S 2 0 4 $_1$ ~ S 2 0 4 $_8$ として、それぞれ演算ブロック 2 0 5 $_8$ に出力する。

演算サブブロック $204_1\sim 204_8$ は、それぞれクロックイネーブラ $214_1\sim 214_8$ が v a 1 データS $220_1\sim S$ 220_8 のレベルを検出し、当該レベルが「1」の場合にのみ z 比較および(R, G, B, α)データS $204_1\sim S$ 204_8 の出力を行なう。

[0031]

[演算ブロック205]

演算ブロック205は、演算サブブロック205 $_1$ ~205 $_8$ を有し、入力した (R, G, B, α) データS204 $_1$ ~S204 $_8$ と、既にディスプレイバッ

ファ21に記憶されている(R, G, B) データとを、それぞれ(R, G, B, α)データS204 $_1$ ~S204 $_8$ に含まれる α データが示す混合値で混合し、混合後の(R, G, B) データS205 $_1$ ~S205 $_8$ をディスプレイバッファ21に書き込む(打ち込む)。

なお、メモリI/F回路13によるDRAM16に対してのアクセスは、16 画素について同時に行なわれる。

演算サブブロック $205_1 \sim 205_8$ は、それぞれクロックイネーブラ $215_1 \sim 215_8$ が va1 データ $S220_1 \sim S220_8$ のレベルを検出し、当該レベルが「1」の場合にのみディスプレイバッファ 21 に対しての書き込み処理を行う。

[0032]

CRTコントローラ回路14

CRTコントローラ回路14は、与えられた水平および垂直同期信号に同期して、図示しないCRTに表示するアドレスを発生し、ディスプレイバッファ21から表示データを読み出す要求をメモリI/F回路13に出力する。この要求に応じて、メモリI/F回路13は、ディスプレイバッファ21から一定の固まりで表示データを読み出す。CRTコントローラ回路14は、ディスプレイバッファ21から読み出した表示データを記憶するFIFO(First In First Out)回路を内蔵し、一定の時間間隔で、RAMDAC回路15に、RGBのインデックス値を出力する。

[0033]

RAMDAC回路15

RAMDAC回路15は、各インデックス値に対応するR, G, Bデータを記憶しており、CRTコントローラ回路14から入力したRGBのインデックス値に対応するデジタル形式のR, G, Bデータを、D/Aコンバータに転送し、アナログ形式のR, G, Bデータを生成する。RAMDAC回路15は、この生成されたR, G, BデータをCRTに出力する。

[0034]

以下、3次元コンピュータグラフィックシステム1の全体動作について説明す

る。

ポリゴンレンダリングデータS4が、メインバス6を介してメインプロセッサ 4からDDAセットアップ回路10に出力され、DDAセットアップ回路10に おいて、三角形の辺と水平方向の差分などを示す変分データS10が生成される

この変分データS10は、トライアングルDDA回路11に出力され、トライアングルDDA回路11において、三角形内部の各画素における線形補間された $(z, R, G, B, \alpha, s, t, q)$ データが算出される。そして、この算出された $(z, R, G, B, \alpha, s, t, q)$ データと、三角形の各頂点の (x, y) データとが、DDAデータS11として、トライアングルDDA回路11からテクスチャエンジン回路12に出力される。

[0035]

次に、テクスチャエンジン回路 12 およびメモリ I / F回路 13 において、D D A データ S 11 を用いて、f s / g 」および f t / g 」の算出処理、テクスチャ座標データ(u 、v)の算出処理、テクスチャバッファ 2 0 からのデジタルデータとしての(R 、G 、B 、 α)データの読み出し処理、混合処理、および、ディスプレイバッファ 2 1 への書き込み処理が、図 3 に示す演算ブロック 2 0 0 、2 0 1 、2 0 2 、2 0 3 、2 0 4 、2 0 5 でパイプライン方式で順に実行される。

[0036]

次に、図3に示すテクスチャエンジン回路12およびメモリI/F回路13のパイプライン処理の動作について説明する。

ここでは、例えば、図 6 に示すような矩形 3 1 内の 8 画素について同時処理する場合を考える。この場合には、v a 1 データ S 2 2 0 0 3 , S 2 2 0 5 , S 2 2 0 6 が「0」を示し、v a 1 データ S 2 2 0 4 , S 2 2 0 7 , S 2 2 0 8 が「1」を示している。

[0037]

va1データ $S220_1\sim S220_8$ および被演算データ $S221_1\sim S22$ 1_8 が、それぞれ対応する演算サブブロック $200_1\sim 200_8$ のクロックイネ

 $-ブラ210_1 \sim 210_8$ に入力される。

そして、クロックイネーブラ 2 1 0_1 \sim 2 1 0_8 において、それぞれva 1 データ S 2 2 0_1 \sim S 2 2 0_8 のレベルが検出される。具体的には、クロックイネーブラ 2 1 0_4 , 2 1 0_7 , 2 1 0_8 において「1」が検出され、クロックイネーブラ 2 1 0_1 , 2 1 0_2 , 2 1 0_3 , 2 1 0_5 , 2 1 0_6 において「0」が検出される。

その結果、演算サブブロック 200_4 , 200_7 , 200_8 においてのみ、被演算データ S 221_4 , S 221_7 , S 221_8 を用いて、「s / q」および「t / q」が算出され、当該除算結果 S 200_4 , S 200_7 , S 200_8 が演算ブロック 201_4 , 201_7 , 201_8 に出力される。

一方、演算サブブロック 200_1 , 200_2 , 200_3 , 200_5 , 200_6 では、除算は行なわれない。

また、除算結果 $S200_4$, $S200_7$, $S200_8$ の出力と同期して、 va1 データ $S220_1$ ~ $S220_8$ が、演算ブロック201 の演算サブブロック 201_1 ~ 201_8 に出力される。

[0038]

次に、演算サブブロック $201_1\sim 201_8$ のクロックイネーブラ $210_1\sim 210_8$ において、それぞれ v a 1 データ S 2 $20_1\sim S$ 2 20_8 のレベルが検出される。

そして、この検出結果に基づいて、演算サブブロック 201_4 , 201_7 , 201_8 においてのみ、除算結果 $S200_4$, $S200_7$, $S200_8$ が示す「 $S200_8$ がよび「 $S200_8$ が生成され、それぞれ演算ブロック $S200_8$ が生成され、それぞれ演算ブロック $S200_8$ に出力される。

一方、演算サブブロック 201_1 , 201_2 , 201_3 , 201_5 , 201_6 では、演算は行なわれない。

また、テクスチャ座標データS 2 0 2 $_4$, S 2 0 2 $_7$, S 2 0 2 $_8$ の出力と同期して、 v a 1 データS 2 2 0 $_1$ ~S 2 2 0 $_8$ が、演算ブロック 2 0 2 の演算サ

ブブロック202₁ \sim 202₈ に出力される。

[0039]

次に、演算サブブロック $202_1\sim 202_8$ のクロックイネーブラ $212_1\sim 212_8$ において、それぞれ v a 1 データ S $220_1\sim S$ 220_8 のレベルが検出される。

そして、この検出結果に基づいて、演算サブブロック 202_4 , 202_7 , 202_8 においてのみ、SRAM17あるいはテクスチャバッファ20に記憶されているテクスチャデータの読み出し処理が行なわれ、(s, t)データに対応したテクスチャアドレスに記憶された(R, G, B, α)データが読み出される。

そして、この読み出した(R, G, B, α)データS2O2 $_4$, S2O2 $_7$, S2O2 $_8$ が、演算ブロック2O4の演算サブブロック2O3 $_4$, 2O3 $_7$, 2O3 $_8$ に出力される。

一方、演算サブブロック 202_1 , 202_2 , 202_3 , 202_5 , 202_6 では、読み出し処理は行なわれない。

また、(R, G, B, α)データS202 $_4$, S202 $_7$, S202 $_8$ の出力と同期して、va1データS220 $_1$ \sim S220 $_8$ が、演算ブロック203 $_0$ 算サブブロック203 $_1$ \sim 203 $_8$ に出力される。

[0040]

次に、演算サブブロック 2 0 3_1 \sim 2 0 3_8 のクロックイネーブラ 2 1 2_1 \sim 2 1 2_8 において、それぞれ v a 1 データ S 2 2 0_1 \sim S 2 2 0_8 のレベルが検出される。

そして、この検出結果に基づいて、演算サブブロック 203_4 , 203_7 , 203_8 においてのみ、それぞれ演算ブロック202から入力したテクスチャデータである(R, G, B. α)データS 202_4 , 202_7 , 202_8 と、トライアングルDDA回路11からのDDAデータS11に含まれる(R, G, B) データとを、(R, G, B. α)データS 202_4 , 202_7 , 202_8 に含まれる α データ(テクスチャ α)が示す割合で混合し、(R, G, B) 混合データを生成する。

そして、演算サブブロック203 $_4$, 203 $_7$, 203 $_8$ は、生成された(R

,G, B) 混合データと、対応するDDAデータS11に含まれる α データとを含む(R, G, B, α)データS203 $_4$, 203 $_7$, 203 $_8$ を、演算ブロック204に出力する。

一方、演算サブブロック 203_1 , 203_2 , 203_3 , 203_5 , 203_6 では、混合処理は行なわれない。

[0041]

次に、演算サブブロック 2 0 4 1 \sim 2 0 4 8 のクロックイネーブラ 2 1 4 1 \sim 2 1 4 8 において、それぞれ v a 1 データ S 2 2 0 1 \sim S 2 2 0 8 のレベルが検出される。

そして、この検出結果に基づいて、演算サブブロック 204_4 , 204_7 , 204_8 においてのみ、(R, G, B, α)データS 203_4 , S 203_7 , S 203_8 について、zバッファ22に記憶されたzデータの内容を用いて、z比較が行なわれ、(R, G, B, α)データS 203_4 , S 203_7 , S 203_8 によって描画する画像が、前回、ディスプレイバッファ21に描画した値よりも手前に位置する場合には、zバッファ22が更新されると共に、(R, G, B, α)データS 203_4 , S 203_7 , S 203_8 が、それぞれ(R, G, B, α)データS 204_4 , S 204_7 , S 204_8 として、それぞれ演算サブブロック2050 演算サブブロック 205_4 , 205_7 , 205_8 に出力される。

[0042]

次に、演算サブブロック205 $_1$ ~205 $_8$ のクロックイネーブラ215 $_1$ ~ 215 $_8$ において、それぞれva1データS220 $_1$ ~S220 $_8$ のレベルが検出される。

そして、この検出結果に基づいて、(R, G, B, α)データS204 $_4$, S204 $_7$, S204 $_8$ の(R, G, B)データと、既にディスプレイバッファ21に記憶されている(R, G, B)データとが、 α データが示す混合値で混合され、(R, G, B)データS205 $_4$, S205 $_7$, S205 $_8$ が最終的に算出される。

そして、この混合処理された,(R,G,B)データS205 $_4$,S205 $_7$,S205 $_8$ が、ディスプレイバッファ21に書き込まれる。

一方、演算サブブロック 204_1 , 204_2 , 204_3 , 204_5 , 204_6 では、混合処理は行なわれない。

[0043]

すなわち、テクスチャエンジン回路 1 2 およびメモリ I / F回路 1 3 では、図 6 に示す矩形 3 1 内の画素について同時に処理を行なう場合に、三角形 3 0 の外 に位置する画素についての処理は行なわない。すなわち、図 4 に示す矩形 3 1 内の画素についての演算を行なっている間は、演算サブブロック 2 0 0 1 1 2 0 0 2 2 0 0 3 2 0 0 5 2 0 0 6 2 0 1 1 2 0 1 2 2 0 1 3 2 0 1 5 2 0 1 6 2 0 2 1 2 0 2 2 2 0 2 3 2 0 2 5 2 0 2 6 2 0 4 1 2 0 1 2 2 0 1 3 2 0 2 5 2 0 2 6 2 0 1 2 0

[0044],

以上説明したように、3次元コンピュータグラフィックシステム1によれば、 テクスチャエンジン回路12におけるパイプライン処理において、同時処理する 8画素のうち、処理対象となる三角形の外部に位置する画素についての演算は行なわないようにすることができる。

そのため、テクスチャエンジン回路12における消費電力を大幅に低減できる。その結果、3次元コンピュータグラフィックシステム1の電源として、簡単かつ安価なものを用いることができる。

なお、テクスチャエンジン回路12は、図3および図4に示すように、各演算サブブロックに、クロックイネーブラおよび1ビットのフラグ用フリップフロップを組み込むことで、上述した機能を実現するが、クロックイネーブラおよび1ビットのフラグ用フリップフロップの回路規模は小さいため、テクスチャエンジン回路12の回路規模が大幅に増大することはない。

[0045]

本発明は上述した実施形態には限定されない。

例えば、上述した実施形態では、図3に示すように、テクスチャエンジン回路 12およびメモリI/F回路13におけるパイプライン処理を行なう演算サブブ ロックについて、valデータ $S2220_1$ $\sim S2220_8$ を利用する場合を例示したが、例えば、図1にレンダリング回路5内のDDAセットアップ回路10、トライアングルDDA回路11、テクスチャエンジン回路12およびメモリ1/F 回路13における処理のうち、パイプライン処理を行なわない所定の処理について、図5に示すように、valデータ $S320_1$ $\sim S320_8$ を用いて、演算処理の実行の有無を決定するようにしてもよい。

[0046]

また、上述した図1に示す3次元コンピュータグラフィックシステム1では、 SRAM17を用いる構成を例示したが、SRAM17を設けない構成にしても よい。

また、図1に示すテクスチャバッファ20およびテクスチャCLUTバッファ 23を、DRAM16の外部に設けてもよい。

[0047]

また、上述した3次元コンピュータグラフィックシステム1では、3次元画像を表示する場合を例示したが、本発明は複数画素についてのデータを同時に処理して2次元画像を表示する場合にも適用できる。

また、上述した実施形態では、図2に示すように、画像処理の対象となる(z, R, G, B, α , s, t, q)データに、有効指示データとしてのv a 1 データを付加したDDAデータS 1 1 を用いた場合を例示したが、(z, R, G, B, α , s, t, q)データと、v a 1 データとを別個独立のデータとして扱うようにしてもよい。

[0048]

また、図3に示す3次元コンピュータグラフィックシステム1では、ポリゴンレンダリングデータを生成するジオメトリ処理を、メインプロセッサ4で行なう場合を例示したが、レンダリング回路5で行なう構成にしてもよい。

[0049]

さらに、上述した実施形態では、単位図形として三角形を例示したが、単位図 形は特に限定されず、例えば、矩形であってもよい。 [0050]

【発明の効果】

以上説明したように、本発明のグラフィック演算装置およびその方法によれば 、消費電力の大幅な低下を図ることができる。

そのため、本発明のグラフィック演算装置によれば、小規模かつ簡単な構成の 電源を用いることができ、小規模化が図れる。

【図面の簡単な説明】

【図1】

図1は、本発明の実施形態の3次元コンピュータグラフィックシステムのシステム構成図である。

【図2】

図1に示すトライアングルDDA回路から出力されるDDAデータのフォーマットを説明するための図であう。

【図3】

図3は、図1に示すテクスチャエンジン回路およびメモリI/F回路の部分構成図である。

【図4】

図4は、図3に示す演算サブブロックの内部構成図である。

【図5】

図5は、図1に示す3次元コンピュータグラフィックシステムにおけるクロックイネーブラーを適用した、パイプライン処理を行なっていない演算ブロックの 構成図である。

【図6】

図6は、従来技術の問題点を説明するための図である。

【符号の説明】


1…3次元コンピュータグラフィックシステム、2…メインメモリ、3…I/Oインタフェース回路、4…メインプロセッサ、5…レンダリング回路、10…DDAセットアップ回路、11…トライアングルDDA回路、12…テクスチャエンジン回路、13…メモリI/F回路、14…CRTコントローラ回路、15

特平10-091844


…RAMDAC回路、16 …DRAM、17 …SRAM、20 …テクスチャバッファ、21 …ディスプレイバッファ、22 …Zバッファ、23 …テクスチャCLUTバッファ、 $200 \sim 205$ …演算プロック、 $200_1 \sim 200_8$, $201_1 \sim 201_8$, $202_1 \sim 202_8$, $203_1 \sim 203_8$, $204_1 \sim 204_8$, $205_1 \sim 205_8$ …演算サブブロック、 $210_1 \sim 210_8$, $211_1 \sim 211_8$, $212_1 \sim 212_8$, $213_1 \sim 213_8$, $214_1 \sim 214_8$, $215_1 \sim 215_8$ …クロックイネーブラ、222 …データ用フリップフロップ、223 …プロセッサエレメント、224 …フラグ用フリップフロップ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【書類名】

要約書

【要約】

【課題】 消費電力の大幅な低下を図れるグラフィック演算装置を提供する

【解決手段】 ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置であって、演算サブブロック200 $_1\sim205_8$ において、それぞれ対応する v a 1 データ S 2 2 0 $_1$ $\sim S$ 2 2 0 $_3$ の有効性がクロックイネーブラ210 $_1$ ~ 2 1 5 $_8$ で判断され、対応する v a 1 データが有効を示す演算サブブロックのみが演算を実行し、そうでない演算サブブロックは演算を行なわない。演算ブロック200~205は、パイプライン処理を実現する。

【選択図】 図3

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000002185

【住所又は居所】

東京都品川区北品川6丁目7番35号

【氏名又は名称】

ソニー株式会社

【代理人】

申請人

【識別番号】

100094053

【住所又は居所】

東京都台東区柳橋2丁目4番2号 創進国際特許事

務所

【氏名又は名称】

佐藤 隆久

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社